JK触发器构成四位二进制异步计数器

来源：学生作业帮编辑：拍题作业网作业帮分类：综合作业时间：2024/04/28 04:17:34

JK触发器构成四位二进制异步计数器

如图,这个图原理上有没有什么问题?为什么结果不对?

原理图感觉就有问题,jk要么悬空要么置高（最好至高,就是你画的样子）,输出Q接到下一个的Clk（时钟输入）,不需要加这个与非门在中间.
与非门在图中的作用我不太清楚,不过如果需要做特定位数的计数器（比如10位计数器）,是需要用到门电路的.

再问：嗯，你说的这个接法我知道。但我想问的是使用与非门的这个接法我觉得没有问题，但是结果却不对，我想知道是因为什么原因？
再答：与非门的使用是为了什么呢我不太清楚。就我的理解与非门是在输出到固定值的时候对所有触发器进行清零设计的，比如你想做一个10位的计数器，那么输出应该是1010（二进制），也就是把第三位的触发器和第四位的触发器通过一个与非门接到所有触发器的清零端。
不过你那个对与非门的使用我倒找到了对应的连接图，不过跟你的原图还是有点出入。

JK触发器构成四位二进制异步计数器数字电路逻辑设计1、边沿D触发器、施密特触发器、主从JK触发器、边沿JK触发器、单稳态触发器、多谐振荡器、异步计数器哪几 D触发器和JK触发器组成的计数器的区别? 试JK触发器和门电路设计一个同步带有借位输出端的1位十进制减法计数器数字电路实验 JK触发器和门电路设计计数器如何用JK触发器设计一个四进制计数器一道数电题目,如图,试用异步清零构成十二位计数器. d触发器和与非门怎样才能构成jk触发器呢如何用JK触发器构成D触发器电路图 JK触发器与RS触发器的构成与区别? EDA课程设计：设计含有异步清零和计数使能的16位二进制加减可控计数器请用D触发器构成一个三位二进制减法计数器,写出实验原理.（可以画出电路图）