用74LS161和门电路设计一个模7计数器-搜答案-拍题作业网

因为是手机,电路图没法给,我可以给你个方案.74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法：1.异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计

首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器.全加器有3个输入端：a,b,ci；有2个输出端：s,co.与3-8译码器比较,3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出

给个思路：3X=2X+X提示：2X（即二进制数乘2）是不需要任何额外电路,只需移位.另外四位数二进制乘3的最大结果为六位,而加法器最多只输出五位,所以你必须再搭建一位加法逻辑电路,这个也不难,实在不会

74ls161是同步计数器,同步置数,异步清零,制作N进制计数器应该用置数法,而不是清零法.模数是7,数值范围是06,输出6时,时钟前沿已经过去,置入0,正好是第7个脉冲归零.再问：我还有一个提问你看

74160改写成74161即可

74ls161设计24进制计数的CAD.程序的最理想的有什么要求再问：状态是1——24，用手动脉冲触发再问：用两个161

新手,注册的,不能上传图片,就给你说说吧：如果利用74160来做的话,可以这样考虑,24=2*10+4,利用2片74160做,第一片使能端接高,第二片使能端接第一片的进位端,两片D0~D3都接地,然后

你好：我才用同步置数法,74ls161和一个两路与非门搭出的四进制计数器.希望我的回答能帮助到你.

74ls161为单时钟同步十六进制加法计数器,附加控制端有Rd’,Ld’,ET和EP,其中Rd’为置零输入端,Ld’为置数输入端,ET和EP为保持计数状态控制端.那么你要做五进制计数器有两种方法,置零

LIBRARYIeee;USEieee.std_logic_1164.ALL;USEieee.std_logic_unsigned.ALL;ENTITYcount24ISPORT(en,clk:INS

161是模16的.一片没法弄吧~一般用390芯片,可以实现100以内任意模值计数器60==01100000将第二个,第三个输出用与非门实现清0

要俩片161!一个做低片~一个做高片!低片的要10（0~9）进制!应为161是16进制的~所以用个与非门从Q3,Q1引入与非门,出来到CR清零端.（Q3~Q0是高位到低位）,10的BCD码字是1010

全加器逻辑表达式为：

A0,A1,A2分别对应为A,B,C信号.假设A2是高位信号.由译码器原理可以知道,当AB＝1时,即CBA输入为110或者111.这时Y6或Y7有效.同理,当BC＝1时,即CBA输入为011或111.

去网上下本74系列或CD4000系列手册看看好了,非常好下.你说的问题实在内容太多,还是自己解决的好啊

你可以设计一个倒计时的电路呀,比如说,一上电就显示100,然后,开始倒计时,到0就停下来.这就会让你用到好多以前学过的东西了.

具体过程就是那样的哦

JK触发器和门电路组成的同步计数器电路“和“计数回到我阔别多年的母校-实验小学,我去的时候简直不敢

说具体点

小kiss。所谓的C置数法，就是预置数控制端取高点为。从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1