作业帮 > 综合 > 作业

FPGA 查找表LUT里的迷惑,求大神为小弟解惑,

来源:学生作业帮 编辑:拍题作业网作业帮 分类:综合作业 时间:2024/05/21 19:17:24
FPGA 查找表LUT里的迷惑,求大神为小弟解惑,

 
为什么A=1,B=1,C=0,D=0就通过LUT?
是怎么看的?
LUT中存放的是逻辑表达式X的真值表,图中编程级从左至右存放的是DCBA=0000~1111这16种输入时的X输出值.
你可以先写出X表达式的真值表,输入是DCBA,输出是X,就可以看出LUT中的存放规律了.
再问: 真心很感谢,你这么一说,就清楚多了, 但是我还是有个疑问,如果A=1,B=0,C=0,D=0,按式子来算,X=1(AB反为1),可以是在图上为什么是0?(从左向右第二个数,对吧?)
再答: 你要明白这个通路对应的是逻辑表达式的小项,A=1,B=0,C=0,D=0对应的小项是A(BCD)非,这个小项逻辑表达式并没有包含该小项的表达式里,所以是0,如果有A,或者AB非,就代表包含改小项。这种包含关系不知道你理解不!举例来说(AB)非包含的最小项有4个,(AB)非(CD)非,(AB)非CD(非),(AB)非C非D,(ABCD)非,对应真值表最左面的四个最小项。如果按这四个最小项表示的通路,你找到的EEPROM一定是1,例如第一个1对应的是(ABCD)非,这四个最小项相加,可以化简为(AB)非,这个是数字逻辑的基本功吧。 你可以把所有1对应的通路写出来,也就是所有最小项,化简卡诺图!一定是X的表达式