verilog 为什么乘法器写的那么复杂?不是这样写也可以吗 assign c = a * b;

来源：学生作业帮编辑：拍题作业网作业帮分类：综合作业时间：2024/05/01 22:31:38

现在很多的数据存储在ram里是以补码形式存储的,现在a和b都是补码表示,乘法之后还需要是补码,如果你用*号,那乘法之前需要求补码,乘法之后需要再求补码,岂不是很麻烦,还会占用额外的面积和延时.用verilog写一个wallance-booth乘法器,直接是补码乘法器,便可以直接乘法了.
综合工具里面一般都有乘法器,当然那是最优化的,面积和延时还有功耗都是最优的,但是不知道这些乘法器是不是补码乘法器,如果不是,还是需要代码里面做补码运算的.

请教verilog的语句解析.assign a= (b=1)?(c && d) 1'b1:1'b0:1'b0; verilog语言中 assign y=e?a:1’bz; assign b=(~e)?y:1’bz; 为什么简单的东西写那么复杂? verilog 一个assign的简单问题 verilog中assign p=s1 s2 a :b :c verilog是什么意思? verilog中assign readdata = read_n 8'h00 :data_temp是什么意思已知a,b,c为三个正整数,且a+b+c=12,那么以a,b,c为边组成的三角形可以是钝角三角形吗?为什么? Verilog中的assign以及always assign在verilog里是什么意思? C语言的表达式这样写是合法的吗?a=(b=4)+(c=6); p=s?a:b verilog是什么意思?