作业帮利用74161实现模10计数器
来源：学生作业帮助网 编辑：作业帮 时间：2024/04/30 15:42:25
modulecounter(clk,rst,out);inputclk,rst;outputout;reg[3:0]k;reg[3:0]n;//控制变模reg[3:0]m;//模系数always@(p
左边计数器的CLK引脚接的应该是右边计数器QD与DA的并,而不是接RCO.达到66后返回清零就可以了
这个东西,不难啊,查一手册不就知道了,真懒给你参考
没办法画图,告诉你每个管脚怎么接吧使能端ET和EP接高电平,CP接脉冲信号,预置数输入端D0~D3接0000,输出端Q0和Q3通过二输入与非门接LD,RD接高电平即可.
把一个74161的Q3作为这一级的进位输出端,它就是一个八进制计数器.第一级的4个输出端（Q3,Q2,Q1,Q0）就是8,4,2,1.这个第一级的计数输入是从CLK端输入的,第二级的CLK接第一级的Q
参考答案:为中华之崛起而读书.——周恩来
74ls161是四位同步二进制加法计数器,可用两片74ls161级联做出23进制计数器,首先第一片作低位计数,第二片作高位计数；当时钟信号一到来时,低位计数器计数一次,一共计数16次计数器本身会自动清
楼主要的是六进制计数器吧?若非,请告诉.
74161是四位二进制可预置数的同步加法计数器,那它单片能实现最大计数为十六进制,并可通过外加门电路来构成十六进制以下任何进制计数器,因为是同步置数,当时钟信号一到来时会置数会复位,那么就在计数到8的
就是计数次数啊再问：模值多少就是多少进制计数器吗？再答：是的
64.128.
可以化简卡诺图,用输入的四位表示输出,然后就可以了,这样比较麻烦一些相对；或者编程时可以用case语句,多余的default表示.
第一题用2个触发器实现,高位Q1,低位Q0J0=Q1非,K0=Q1,J1=Q0,K1=Q0非时钟可用同步时序电路设计第二题为（Q3非*Q2）的非4至7的特点就是最高位是0,次高位是1
74161是四位二进制同步计数器.置数端低电平有效.当置数端低电平时,预置数0010,如果此时没有时钟脉冲,时钟输入端是低电平,预置数是没有预置进去的,时钟脉冲端为高电平时,预置数0010被预置进去,
160就是十进制的不用设计回答完毕
自己画的,可能不是很清楚啊,我解释一下啊,第一个D触发器接CLK,然后输出接下一个触发器的CLK,输出的非接D,这样每个触发器就是二进制,两个就是四进制再问：clk是啥……再问：是脉冲吗再答：CLK时
可以代做~~~再问：怎么代做再答：收费代做~~有兴趣联系2390642798再答：你qq多少，我加你
声音能在固体中传播
把Q4输出引至清0端,就可构成模8计数器,同理把Q3输出引至清0端,就可构成模4计数器；则X信号就用于选择（选通）Q4、Q3信号了；也就是=X*Q3+X'*Q4；